將自己設計好的硬體IP模組整合至SoPC (System-on-a-Programmable-Chip)系統；透過作業系統(Operating System)及驅動程式(Device Driver)，再開發應用程式(Application Program)成功的控制自己設計的硬體IP；這是所有軟硬體工程師追求的目標，也是軟硬體整合設計(Hardware/Software Co-Design)的核心技術。

本課程採用Xilinx SoPC實驗板，使用Vivado/Vitis將Verilog FPGA電路模組分別整合至MicroBlaze、Zynq-7000、及Zynq UltraScale+等MPSoC系統中，再將其植入PetaLinux作業系統，並結合Linux驅動程式開發；實現使用高階應用程式控制Verilog/VHDL FPGA電路IP模組的整合設計流程。完成此課程後可加入SoC系統晶片、SoPC晶片驗證、SoPC軟硬體整合開發等高階工程師的設計行列。

※上課時間 ：歡迎機關團體或個人隨時來電洽詢。

• 本課程教材內容包含五日全部紙本講義、SoPC 發展實驗板及線材、所有提供實習的程式及結業證書
• 每日課程時間: 9:00~12:00，13:00~17:00
• 由於 SoPC 發展實驗板供應來源不穩定，本課程將選擇最容易取得的實驗板材機動採購以滿足課程需求，右圖板材內容僅供參考
• Xilinx Vivado/Vitis/PetaLinux FPGA 開發展示
• 誠摯的邀請您來參加這場不能錯過的軟硬體整合開發訓練課程